[ARM TrustZone] L1 Cache Memory

오늘은 ARM Trustzone과 관련된 2번째 내용입니다.

사실 저의 글만을 참조하시기 보다는 전체 글을 읽어보신후에 아! 이런것들이 있었구나 하는 수준이면 저는 충분하다고 생각합니다.

 

그럼 이상한 소리 그만하고 오늘 볼 그림에 대해서 알아보겠습니다.

 

 

Figure 3-2 : Level one memory system for a theoretical ARM core

 

핵심만 간단히 말씀드리면 위의 그림에서 가장 중요한 부분은 NS라는 부분으로 이해하시면 됩니다.

나중에 중복될 내용일텐데 가볍게 말씀드리면 Trustzone에서 Secure World를 위해서 별도의 메모리 영역을 설정할수 있습니다. 이를 저는 Secure Memory라고 표현을 하는데요(옳바른 표현인지 모르겠습니다) 

 

이 영역도 결국 동작하게 되면서 Cache에 저장되고 비워지고 하는 과정을 거치게 될것입니다.

이떄 Secure한 Memory영역이 Cache화 된것인지 확인하기 위한 부분이 NS 부분입니다. Trace32가 있으면 좋겠지만 실제로 Trace32로 Cache영역을 확인하게 되면 32bit머신에서 33bit address되어 있는것을 확인할 수 있습니다.

 

Normal World 메모리의 Cache는 그대로 보이는 반면 NW에서 Secure Memory는 보이지 않습니다.

Secure World에서는 모든 Cache를 확인 가능하다고 이해하시면 됩니다.

 

 

다음에는 다른 그림으로 찾아뵙겠습니다.